性能高的串行數據架構將時鐘振蕩器抖動的焦點帶到了前沿,目前市場上性能的高的石英晶體振蕩器被廣泛的使用在各種要求比較高的行業領域中,如汽車,工業,航空航天等各種領域范圍.高速串行總線架構是當今高性能設計的標準.雖然并行總線標準正在經歷一些變化,但串行總線是在多個市場和設備,計算機,手機,娛樂系統等之間建立起來的.串行總線在電路和電路板布局方面具有性能優勢和設計簡化(走線更少).當串行數據鏈路在處理系統中將數據從一點傳輸到另一點時,它們就像當今信息世界的動脈.為了確保數據的準確傳遞和接收,數字系統中的數據由時鐘和數據恢復(CDR)電路控制,該電路隨后充當數據系統中的握手.準確接收和解釋數據的關鍵是準確知道時鐘沿在任何時間點的"位置”.

由于發送和接收設備可以位于從同一桌面到世界另一端的任何位置,因此在每個不同的位置或環境中都存在影響時鐘邊沿如何偏離

發送數據的時間到設備接收和解釋數據的時間.這些影響很多,包括溫度,物理運動/振動,甚至時鐘信號來源的架構.最終結果是

無論有沒有準確的數據,"沒有"顯然在任何系統中都不是一個選項.對于最終用戶來說,這可能意味著體驗質量差以及對互聯網會話和相關服務的中斷(語音質量差,視頻內容的觀看體驗不均勻或數據文件內容損壞).衡量時鐘晶振邊沿相對于預期位置精確程度的性能特征稱為"抖動".有三種量化

測量中通常使用的抖動:

1.相位/均方根抖動——可視為"精細聚焦"測量.這通常被稱為"絕對抖動",即時鐘邊沿位置與其理想位置之間的總差值和整體差值,通常通過網絡分析儀測量信號的相位噪聲來揭示(圖A):

圖A偏離理想邊緣

2.峰值抖動和peaktopeak抖動,每種抖動都可以看作是一種"過程"測量,分為兩個特性:

周期抖動(又稱周期抖動)任何一個時鐘32.768K周期與理想或平均時鐘周期之間的差異——通常通過示波器測量信號周期來揭示(圖B)

圖B偏離理想時期

以及周期抖動任意兩個相鄰時鐘周期的持續時間之差.這對以下方面可能很重要

微處理器和隨機存取存儲器接口中使用的某些類型的時鐘貼片晶振產生電路,也用示波器測量(圖C)

抖動性能/規格限值由ITUT,Telcordia和IEEE等標準化機構確定.本地以太網抖動的規格和測試方法不同于SDH/SONET/SYNCE(ITUT,Telcordia).

圖C偏離無差異

抖動生成

隨著下一代串行標準數據速率的增加,模擬異常對信號完整性和質量的影響比以往任何時候都大.信號路徑中的導體,包括電路板走線,過孔,連接器和電纜,表現出更大的傳輸線效應,回波損耗和反射會降低信號電平,引起偏斜,并增加噪聲和抖動.然而,一切都從基本系統時鐘信號(SYSCLK或主時鐘)開始.除了時鐘振蕩器信號的顯著性能特征之外,根據所使用的架構和設計方法,創建信號的成本可能會有很大差異(超過10倍).為了幫助實現沒有過多性能保護帶(因此成本過高)的系統設計,本文重點介紹了用于創建符合每個特定高速串行數據(HSSD)實現方案的時鐘信號的不同架構的更新.具體的抖動類型,定義和合規性測試方法已經有很好的記錄,這里不再重復.

用于創建系統時鐘的主要基礎組件是石英晶體振蕩器("XO"),這是一種已使用多年的證明技術.有源晶振本身具有固有的抖動特性,其輸出抖動將根據設計/電路以及單價而變化.智能系統設計師意識到系統/產品/設計的總成本本身就是一個需要滿足的"規范".本文描述了信號創建的每種方法以及一個推薦表,以幫助潛在用戶避免產生比必要時更高的組件成本.

1/5